

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In Re Application of:

Koji Ohtsuka, Junji Sato, Tetsuji Moku, and

Confirmation No.: 4915

Masahiro Sato

Application No.: 10/813,488

Group Art Unit: 2814

Filed: Theresa T.

Examiner: Doan

For:

COMPOUND SEMICONDUCTOR SUBSTRATES AND METHOD OF

FABRICATION

EXPRESS MAIL LABEL NO: EL969194169US

DATE OF DEPOSIT: April 1, 2005

PLACE EXPRESS MAIL LABEL PEEL OFF STICKER HERE

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

TRANSMITTAL OF CERTIFIED COPY OF PRIORITY APPLICATION PURSUANT TO 37 CFR § 1.55

Attached please find the certified copy/copies of the foreign application from which priority is claimed for this case:

Country:	Application No.:	Filing Date:
Japan	2003-143328	May 21, 2003

- The fee of \$130.00 for entry of late priority documents is enclosed herewith. Please charge any deficiency or credit any overpayment to Deposit Account No. 23-3050.
- The Commissioner is hereby authorized to charge payment of the above fees associated with this communication or credit any overpayment to Deposit Account No. 23-3050. This sheet is attached in duplicate.

DOCKET NO.: TAK-0397

Date: April 1, 2005

Woodcock Washburn LLP One Liberty Place - 46th Floor Philadelphia PA 19103

Philadelphia PA 19103 Telephone: (215) 568-3100 Facsimile: (215) 568-3439 PATENT

Vincent J. Roccia Registration No. 43,887

© 2005 WW



(TRANSLATION) PATENT PFFICE JAPANESE GORVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: May 21, 2003

Application Number: Japanese Patent Application

No. 2003-143328

[ST. 10/C]: [JP2003-143328]

Applicant (s): SANKEN ELECTRIC CO., LTD.

April 13, 2004

Commissioner,

Yasuo Imai

Patent Office

Application certificate No.2004-3012013

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 5月21日

出 願 番 号 Application Number:

特願2003-143328

[ST. 10/C]:

[JP2003-143328]

出 願 人 Applicant(s):

サンケン電気株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

特許庁長官 Commissioner, Japan Patent Office 2004年 4月13日



【書類名】

特許願

【整理番号】

T0309

【提出日】

平成15年 5月21日

【あて先】

特許庁長官殿

【国際特許分類】

H01L

【発明者】

【住所又は居所】

埼玉県新座市北野三丁目6番3号 サンケン電気株式会

社内

【氏名】

大塚 康二

【発明者】

【住所又は居所】

埼玉県新座市北野三丁目6番3号 サンケン電気株式会

社内

【氏名】

佐藤 純治

【発明者】

【住所又は居所】

埼玉県新座市北野三丁目6番3号 サンケン電気株式会

社内

【氏名】

杢 哲次

【発明者】

【住所又は居所】 埼玉県新座市北野三丁目6番3号 サンケン電気株式会

社内

【氏名】

田嶋 未来雄

【発明者】

【住所又は居所】 埼玉県新座市北野三丁目6番3号 サンケン電気株式会

社内

【氏名】

佐藤 雅裕

【特許出願人】

【識別番号】

000106276

【氏名又は名称】 サンケン電気株式会社

【代理人】

【識別番号】 100072154

【住所又は居所】 東京都新宿区百人町2-5-8 科研ビル

【弁理士】

【氏名又は名称】 高野 則次

【電話番号】 03-3362-0032

【手数料の表示】

【予納台帳番号】 059754

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9702387

【その他】 国等の委託研究の成果に係る特許出願(平成13年度新

エネルギー・産業技術総合開発機構基盤技術研究促進事

業に係る委託研究、産業活力再生特別措置法第30条の

適用を受けるもの)

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体基体及びこの製造方法

【特許請求の範囲】

【請求項1】 化合物半導体装置のための半導体基体の製造方法であって、 化合物半導体をエピタキシャル成長させることが可能な基板を用意する工程と

前記基板の表面上に化合物半導体をエピタキシャル成長させて転位を含む可能 性を有するバッファ領域を得る工程と、

前記バッファ領域の表面上に前記バッファ領域と異なる化合物半導体をエピタキシャル成長させ、前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部を有している転位屈折領域を得る工程と、

前記転位屈折領域の表面上に前記転位屈折領域と異なる化合物半導体をエピタキシャル成長させ、前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈 折領域よりも転位密度が小さい表面部分を有している平坦化領域を得る工程と を備えていることを特徴とする半導体基体の製造方法。

【請求項2】化合物半導体装置のための半導体基体であって、

化合物半導体をエピタキシャル成長させることが可能な基板と、

前記基板の表面上にエピタキシャル成長された化合物半導体から成り且つ転位 を含んでいるバッファ領域と、

前記バッファ領域と異なる化合物半導体のエピタキシャル成長で前記バッファ 領域の表面上に配置され且つ転位を含み且つ前記バッファ領域の表面よりも平坦 性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる 多数の突出部を有している転位屈折領域と、

前記転位屈折領域と異なる化合物半導体のエピタキシャル成長で前記転位屈折領域の表面上に配置され且つ前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい表面部分を有している平坦化領域とを備えていることを特徴とする半導体基体。

【請求項3】 前記基板は導電型決定不純物を含み且つ導電性を有している

シリコンから成ることを特徴とする請求項2記載の半導体基体。

【請求項4】 前記バッファ領域はアルミニウムを含む窒化物から成り、この窒化物はインジウムを含んでいないことを特徴とする請求項2又は3記載の半導体基体。

【請求項5】 前記バッファ領域は、

前記基板上に配置されたアルミニウムを含む窒化物から成る第1の層と、

前記第1の層の上に配置されたガリウムを含む窒化物から成る第2の層とから成り、前記第1及び第2の層はインジウムを含んでいないことを特徴とする請求項2又は3記載の半導体基体。

【請求項6】 前記バッファ領域は、

アルミニウムを含む窒化物から成る複数の第1の層と、

ガリウムを含む窒化物から成る複数の第2の層と

を有し、前記第1及び第2の層が交互に配置され、且つ前記第1及び第2の層は インジウムを含んでいないことを特徴とする請求項2又は3記載の半導体基体。

【請求項7】 前記バッファ領域は、前記基板の主面に配置された第1のバッファ領域と、前記第1のバッファ領域の上に配置された第2のバッファ領域とから成り、

前記第1のバッファ領域は、アルミニウムを含む窒化物から成る複数の第1の 層とガリウムを含む窒化物から成る複数の第2の層とを有し、

前記第1及び第2の層は交互に配置され且つインジウムを含んでいないものであり、

前記第2のバッファ領域は、ガリウムを含む窒化物から成り且つインジウムを 含んでいないものであることを特徴とする請求項2又は3記載の半導体基体。

【請求項8】 前記転位屈折領域は、インジウムを含む窒化物から成ることを特徴とする請求項2乃至7のいずれかに記載の半導体基体。

【請求項9】 前記転位屈折領域は、

第1の割合でインジウムを含む窒化物から成る複数の第1の層と、

前記第1の割合よりも大きい第2の割合でインジウムを含む窒化物から成る複数の第2の層と

から成り、前記第1及び第2の層は交互配置されていることを特徴とする請求項 2乃至7のいずれかに記載の半導体基体。

【請求項10】 前記平坦化領域は、インジウムを含まない窒化物から成ることを特徴とする請求項2乃至9のいずれかに記載の半導体基体。

【請求項11】 平坦化領域は、

アルミニウムを含む窒化物から成る複数の第1の層と、

ガリウムを含む窒化物から成る複数の第2の層と

から成り、前記第1及び第2の層は交互に配置され且つインジウムを含まないことを特徴とする請求項2万至9のいずれかに記載の半導体基体。

【請求項12】 化合物半導体装置のための半導体基体であって、

シリコン又はシリコン化合物から成る基板と、

インジウムを含まない窒化物のエピタキシャル成長で前記基板の表面上に形成 された第1の半導体領域と、

インジウムを含む窒化物のエピタキシャル成長で第1の半導体領域の表面上に 形成され第2の半導体領域と、

インジウムを含まない窒化物のエピタキシャル成長で前記第2の半導体領域の表面上に形成され且つ第2の半導体領域の表面よりも平坦性が良く且つ前記第2の半導体領域よりも転位密度が小さい表面部分を有している第3の半導体領域とを備えていることを特徴とする半導体基体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、発光ダイオード(LED)、ヘテロ接合トランジスタ等の窒化物系 化合物半導体装置に使用される半導体基体、及びこの製造方法に関する。

 $[0\ 0\ 0\ 2]$

【従来の技術】

【特許文献 1 】 特開 2 0 0 1 - 3 1 3 4 2 1 号公報

GaN、GaAIN、GaInN、AIGaInN等の窒化物系化合物半導体装置を構成するために、シリコン基板の上にバッファ層を介して窒化物系化合物

半導体領域を形成することは前記特許文献1等で公知である。

[0003]

図1は従来技術に従って形成された半導体基体を概略的に示す。この半導体基体は、シリコン基板1と、この基板1上にエピタキシャル成長された例えば窒化アルミニウム(A1N)から成るバッファ層2と、このバッファ層2の上にエピタキシャル成長された例えば窒化ガリウム(GaN)から成る窒化物半導体層3とから成る。発光ダイオードを形成する時には、窒化物半導体層3の上に周知の発光層等が形成される。また、ヘテロ接合トランジスタ等の制御可能な半導体素子を形成する時には窒化物半導体層3の上に制御可能な半導体素子のための半導体領域を形成する。

$[0\ 0\ 0\ 4]$

【発明が解決しようとする課題】

ところで、シリコン基板1とバッファ層2とはヘテロ接合されているので、両者間に格子不整合、熱不整合が生じる。このため、バッファ層2に図1で点線で説明的に示すように多数の転位4が生じる。この転位4は基板1の主面に対して垂直方向に延び、窒化物半導体層3にも引き継がれる。窒化物半導体層3の転位密度は5×10¹⁰/cm²以上となり、半導体装置の性能を低下させる。例えば、発光ダイオードの場合には、転位が発光層まで引き継がれ、非発光の再結合中心として機能し、発光効率を低下させる。また、HEMT等の制御可能な半導体素子が形成されている半導体領域に含まれている転位は、転位に捕獲された電子によりキャリアが散乱し、キャリアの移動度を低下させる。また、半導体素子が形成されている半導体領域の表面まで転位が延びている場合には、表面に形成される電極の材料の異常拡散が生じ、耐圧低下を招く恐れがある。

$[0\ 0\ 0\ 5]$

そこで、本発明の目的は、転位を低減することができる半導体基体及びその製造方法を提供することにある。

[0006]

【課題を解決するための手段】

上記課題を解決し、上記目的を達成するための本発明は、化合物半導体装置の

ための半導体基体の製造方法であって、

化合物半導体をエピタキシャル成長させることが可能な基板を用意する工程と

前記基板の表面上に化合物半導体をエピタキシャル成長させて転位を含む可能 性を有するバッファ領域を得る工程と、

前記バッファ領域の表面上に前記バッファ領域と異なる化合物半導体をエピタキシャル成長させ、前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部を有している転位屈折領域を得る工程と、

前記転位屈折領域の表面上に前記転位屈折領域と異なる化合物半導体をエピタキシャル成長させ、前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい表面部分を有している平坦化領域を得る工程とを備えていることを特徴とする半導体基体の製造方法に係わるものである。

本願の物の発明は、化合物半導体装置のための半導体基体であって、

化合物半導体をエピタキシャル成長させることが可能な基板と、

前記基板の表面上にエピタキシャル成長された化合物半導体から成り且つ転位 を含んでいるバッファ領域と、

前記バッファ領域と異なる化合物半導体のエピタキシャル成長で前記バッファ 領域の表面上に配置され且つ転位を含み且つ前記バッファ領域の表面よりも平坦 性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる 多数の突出部を有している転位屈折領域と、

前記転位屈折領域と異なる化合物半導体のエピタキシャル成長で前記転位屈折領域の表面上に配置され且つ前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい表面部分を有している平坦化領域と を備えていることを特徴とする半導体基体に係わるものである。

[0007]

なお、前記基板は、例えばシリコン、又はSiC等のシリコン化合物、又はサアフィア等で構成することができる。しかし、低コスト化及び導電性を考慮して請求項3に示すように、前記基板は導電型決定不純物を含み且つ導電性を有してい

るシリコンであることが望ましい。

また、請求項 4 に示すように、前記バッファ領域を、アルミニウムを含む窒化物、例えばAIN、又はAI $_x$ GaI $_x$ N、ここでxは0 < x < 1 を満足する数値、によって構成することができる。

また、請求項 6 に示すように、前記バッファ領域を、アルミニウムを含む窒化物、例えばAl $_x$ Gal $_x$ N、ここでxは0 < x < 1 を満足する数値、から成る複数の第 1 の層と、ガリウムを含む窒化物、例えばGaN、又はAl $_y$ Gal $_y$ N、ここでyは0 < y < 1 、y < x を満足する数値、から成る複数の第 2 の層とを交互に配置した多層構造に構成することができる。

また、請求項7に示すように、前記バッファ領域を、多層構造の第1のバッファ領域と、この第1のバッファ領域の上に配置された単層構造の第2のバッファ領域とで構成することができる。この場合、前記第1のバッファ領域は、アルミニウムを含む窒化物、例えばAIN、又は $Al_xGal_{-x}N$ 、ここでxは0 < x < 1を満足する数値、から成る複数の第1の層とガリウムを含む窒化物、例えばGaN、又は $Al_yGal_{-y}N$ 、ここでyは0 < y < 1、y < x を満足する数値、から成る複数の第2の層とを交互に配置することによって構成する。また、第2のバッファ領域は、例えばGaN、又は $Al_yGal_{-y}N$ 、ここでyは0 < y < 1、y < x を満足する数値、から成る複数の第2のが、又は $Al_yGal_{-y}N$ 、ここでyは0 < y < 1、y < x を満足する数値、から成るが引力ムを含む窒化物によって構成する。上述のいずれのバッファ領域もインジウムを含まないことが望ましい。

また、請求項8に示すように、前記転位屈折領域を、インジウムを含む窒化物、例えば $Al_xIn_yGa_{1-x-y}N$ 、ここでx、yは $0 \le x < 1$ 、0 < y < 1を満足する数値、で構成することが望ましい。

また、請求項9に示すように、前記転位屈折領域を、第1の割合でインジウムを含む窒化物、例えば $Al_xIn_yGa_{1-x-y}N$ 、ここでx、yは $0 \le x < 1$ 、0 < y < 1を

満足する数値、から成る複数の第1の層と、前記第1の割合よりも大きい第2の割合でインジウムを含む窒化物、例えば $Al_aIn_bGa_{1-a-b}N$ 、ここでa,bは $0 \le a$ < 1 、0 < b < 1 、y < b を満足する数値、から成る複数の第2 の層とを交互配置して構成することが望ましい。

また、請求項10に示すように、前記平坦化領域は、インジウムを含まない窒化物、例えば $Al_xGa_{1-x}N$ 、ここでxは $0 \le x < 1$ を満足する数値、であることが望ましい。

また、請求項11に示すように、前記平坦化領域を、アルミニウムを含む窒化物、 $Al_xGa_{1-x}N$ 、ここでxは0< x<1を満足する数値、から成る複数の第1の層と、ガリウムを含む窒化物、例えばGaN、又は $Al_yGa_{1-y}N$ 、ここでyは $0\leq y<1$ 、y< x を満足する数値、から成る複数の第2 の層とを交互に配置して構成することが望ましい。上述のいずれの平坦化領域もインジウムを含まないことが望ましい。

また、請求項12に示すように、化合物半導体装置のための半導体基体を、 シリコン又はシリコン化合物から成る基板と、

インジウムを含まない窒化物のエピタキシャル成長で前記基板の表面上に形成 された第1の半導体領域と、

インジウムを含む窒化物のエピタキシャル成長で第1の半導体領域の表面上に 形成され第2の半導体領域と、

インジウムを含まない窒化物のエピタキシャル成長で前記第2の半導体領域の表面上に形成され且つ第2の半導体領域の表面よりも平坦性が良く且つ前記第2の半導体領域よりも転位密度が小さい表面部分を有している第3の半導体領域とで構成することができる。

また、前記バッファ領域、前記転位屈折領域及び前記平坦化領域は導電型決定不純物を含むものであることが望ましい。

また、転位屈折領域の突出部は $30nm\sim1000nm$ の高さを有している六角 錐状突出部であることが望ましい。

[0008]

【発明の効果】

本願の請求項1~11の発明に従う転位屈折領域の表面に、転位の延びる方向を屈折することができる多数の突出部が形成されている。転位が突出部で屈折すると、転位屈折領域の上に形成される平坦化領域に引き継がれる転位が減少する。従って、平坦化領域及びこの上に形成される半導体素子用半導体領域における転位密度が大幅に低減し、特性の良い半導体装置を提供することが可能になる。

また、請求項12の発明によっても転位密度を大幅に低減し、特性の良い半導体装置を提供することが可能になる。

[0009]

【第1の実施形態】

次に、図2を参照して本発明の第1の実施形態に従う窒化物系化合物半導体装置のための半導体基体及びその製造方法を説明する。

[0010]

図2に示す半導体基体10は、シリコン半導体基板11と、この半導体基板11の上に配置された格子緩和促進領域として機能するバッファ領域12と、このバッファ領域12上に配置された転位屈折領域13と、この転位屈折領域13の上に配置された平坦化領域14とから成る。発光ダイオード又は制御可能な半導体素子は平坦化領域14の上に形成される。なお、バッファ領域12をインジウムを含まない第1の半導体領域と呼び、転位屈折領域13をインジウムを含む第2の半導体領域又は第2バッファ領域又は転位抑制領域と呼び、また平坦化領域14をインジウムを含まない第3の半導体領域と呼ぶことができる。

[0011]

図 2 の半導体基体 1 0 を製造する時には、例えば約 3 5 0 μ mの厚みを有するシリコン基板 1 1 を用意する。シリコン基板 1 1 は、半導体素子の電流通路として使用できるように、例えば 5×1 0 1 8 c m - 3 $\sim 5 \times 1$ 0 1 9 c m - 3 程度の濃度で導電型決定不純物を含み、 0 . 0 0 0 1 Ω · c m \sim 0 . 0 1 Ω · c m 程度の低い抵抗率を有する。また、エピタキシャル成長を良好に達成するために、シリコン基板 1 1 の主面 1 1 s は、ミラー指数で示す結晶の面方位において(1 1 1)面である。

[0012]

次に、シリコン基板11に対してHF系のエッチング液によって水素終端処理 を施す。

次に、基板11を周知のOMVPE(Organometallic Vapor Phase Epitax y)即ち有機金属気相成長装置の反応室に投入し、1150℃まで昇温する。次に、1150℃で10分間のサーマルクリーニグを行って、基板11の表面の酸化膜を取り除いた後、1100℃まで温度を下げて安定させた後に、TMA(トリメチルアルミニウム)を50 μ mol/min(20cc)とシラン(SiH4)を20nmol/min(20cc)とアンモニア0.14mol/min(3リットル)を流してAINをエピタキシャル成長させ、例えば300オングストロームの厚みを有し且つシリコンがドープされたバッファ領域12を形成する。このバッファ領域12には、点線で説明的に示すように多数の転位15が含まれている。この転位15は基板11の主面11sに対して垂直方向に延びるように分布している。なお、シランはn型不純物としてのシリコンをドーブするために使用されている。

[0013]

次に、反応室に対するアンモニア(N H $_3$)以外の成長原料の供給を止めた後に、基板 $_1$ 1 の温度を $_2$ 0 0 $_3$ で $_4$ で $_4$ で $_4$ で $_4$ が $_4$ で $_4$

,が含まれている。

[0014]

上述のように転位屈折領域13をインジウム(In)を含む窒化物半導体のエピタキシャル成長で形成すると、下側のバッファ領域12に対する格子歪を緩和する作用が生じ、転位屈折領域13の中にインジウム(In)の不均一分布が生じ、多数の平均の高さが約80nmの多数の六角錐状の突出部16が転位屈折領域13の表面に生じる。従って、転位屈折領域13の表面の平坦性はバッファ領域12の表面の平坦性よりも悪い。六角錐状突出部16の傾斜側面16aは転位15,の屈折部として機能する。即ち、転位屈折領域13において基板11の主面11sに対して垂直方向に延びている転位15,は突出部16の傾斜側面16aで基板11の主面11sに平行な方向に屈折される。

[0015]

次に、反応室に対するTMG、TMI、及びSiH4の供給を止めて1100 ℃まで昇温する。この後、TMGを50μmol/min(15cc)、シラン (SiH4) を20nmol/min (200cc)、アンモニアを0.14m o 1 / m i n (3 リットル) の割合で反応室に例えば 5 4 0 秒間流して、 0 . 2 μmの厚みのGaNからなる表面平坦化領域14を設ける。シランのシリコンは n型不純物として機能し、n型の平坦化領域14が得られる。多数の突出部16 を有する転位屈折領域13にインジウム(In)を含まない例えばGaNから成 る窒化物半導体を0MVPE法でエピタキシャル成長させると、窒化物半導体は突出 部16の傾斜側面16aから横方向即ち基板11の主面11sに平行な方向の成 分を有するように成長する。このため、突出部16の相互間の凹部が窒化物半導 体で埋められて平坦化領域14の表面14 s の平坦性が転位屈折領域13の表面 の平坦性よりも良くなる。また、平坦化領域14において、転位17が突出部1 6の傾斜側面16aから横方向に延びて隣りの突出部16から延びて来た転位と 接触して終端する。この平坦化領域14において、横方向に延びる転位17から 垂直方向に延びる転位18が発生するが、この垂直方向に延びる転位18の密度 はバッファ領域12及び転位屈折領域13の転位密度よりも大幅に小さい。従っ て、平坦化領域14の表面14sを含む表面部分の転位密度は転位屈折領域13

の転位密度よりも大幅に小さい。

[0016]

平坦化領域14の表面14s上に、発光ダイオード(LED)を形成する時には、周知の活性層、p型クラッド層、コンタクト層等を順次にOMVPE法によって形成する。また、HEMT等の制御可能な半導体素子を形成する時には、例えばA1GaNから成る電子供給層を形成する。LED及び制御可能な半導体素子等のための窒化物半導体領域は、転位密度の小さい平坦化領域14の上に形成されるので、半導体素子のための窒化物半導体領域の転位密度も小さくなり、特性の良いLED及び制御可能な半導体素子を提供することができる。

なお、半導体基体10の平坦化領域14をLEDのn型クラッド層又は制御可能な半導体素子のn型半導体領域として使用することができる。

[0017]

【第2の実施形態】

次に、図3に示す第2の実施形態に従う半導体基体10a及びこれを使用した LEDを説明する。但し、図3において図2と実質的に同一の部分には同一の符 号を付してその説明を省略する。

[0018]

図3における半導体基体10aのバッファ領域12aを除く、シリコン基板11、転位屈折領域13及び平坦化領域14は図2のこれ等と同一構成を有し且つ同一の方法で製作されている。バッファ領域12aは、第1及び第2の層21、22から成る。第1の層21は、アルミニウムを含む窒化物,例えばAINから成り、図2のバッファ領域12と同一構成を有し且つ同一の方法で形成されている。第2の層22は、ガリウムを含む窒化物、例えば第1の層21の上にGaNをエピタキシャル成長させたものである。第2の層22は、平坦化領域14の形成と同様に、反応室に10のである。第10の層11のを含む空化物、反応室に11のののMVPE法で12の13ののをエピタキシャル成長させることによって得る。第11の層13 は13 に限ることなく、14 に限ることなく、15 によって得る。第16 の層17 に成る空化物とすることができる。また、第17 の層17 になる数値、から成る

窒化物とすることができる。第2の層22はインジウムを含まないので、インジウムを含む転位屈折領域13よりも平坦性が良い表面を有する。第1及び第2の層21、22から成るバッファ領域12a及びこの上に形成された転位屈折領域13には、図2のバッファ領域12と転位屈折領域13と同様な形態及び密度で転位15、15′が生じる。転位屈折領域13は図2と同様に多数の突出部16を有するので、転位屈折領域13の上の平坦化領域14の転位18の密度は転位屈折領域13のそれよりも小さくなる。

[0019]

LEDのn型クラッド層として機能する平坦化領域14の上に、半導体素子用領域23として周知の多重量子井戸構造の活性層24と周知のp型GaNから成るpクラッド層25とが形成されている。図3では図示を簡略化するために平坦化領域14の上に配置された多重量子井戸構造の活性層24が1つの層で示されているが、実際には、複数の障壁層と複数の井戸層とから成り、障壁層と井戸層とが交互に4回繰返して配置されている。この活性層24を形成する時には、表面平坦化領域14の形成後に、反応室へのガスの供給を停止して基板11の温度を800℃まで下げ、しかる後、TMGとTMIとアンモニアとを反応室に所定の割合で供給し、例えばIn0.02Ga0.98Nから成り且つ厚み13nmを有している障壁層を形成し、次に、TMIの割合を変えて例えばIn0.2Ga0.8Nから成り且つ例えば厚み3nmを有している井戸層を形成する。この障壁層及び井戸層の形成を例えば4回繰返すことによって多重量子井戸構造の活性層24が得られる。活性層24には平坦化領域14の転位18を引き継いだ転位26が発生する。しかし、平坦化領域14の転位密度の低減化が図られているので活性層24の転位26の密度も小さい。

[0020]

活性層 24 の上に配置された p 型 G a N から成る p クラッド層 25 は、例えば 200 n m の厚みを有し、活性層 24 の形成後に基板 11 の温度を例えば 101 0 でまで上げ、 TMGとビスシクロペンタジェニルマグネシウム(Cp_2Mg)とアンモニアとを反応室に供給することによって形成される。なお、 Cp_2Mg ガスで供給される Mg は p 型不純物として機能する。 p クラッド層 25 には活性

層24の転位26を引き継いだ転位27が生じるが、転位27の密度は活性層2 4の場合と同様に低い。

[0021]

LEDを構成する半導体素子領域23及び基体10aに電流を流すために、一方の電極28がpクラッド層25に接続され、基板11に他方の電極29が接続されている。なお、一方の電極28を接続するためにpクラッド層25の上にコンタクト用のp型半導体層を追加して設けることができる。

[0022]

上述から明らかなように、図3のLEDのnクラッド層として機能する平坦化領域14、活性層24、pクラッド層25の転位密度が低減するので、非発光再結合中心が少なくなり、発光効率が向上する。

[0023]

【第3の実施形態】

図4に示す第3の実施形態に従うLEDは、図3の第2の実施形態のバッファ領域12aを変形したバッファ領域12bを設け、この他は図3と同一に構成したものである。

[0024]

図4の半導体基体10bに含まれている基板11と転位屈折領域13との間のバッファ領域12bは、第1及び第2のバッファ領域21a,22'の組合せから成る。第1のバッファ領域21aは図3の第2の実施形態の単層構造の第1の層21の代りに設けたものであり、A1Nから成る複数の第1の層31とGaNから成る複数の第2の層32から成る。第1及び第2の層31、32は交互に配置されている。図4には、図面を簡単にするために第1及び第2の層31、32がそれぞれ4個のみ示されているが、実際には、第1及び第2の層31、32の組み合せが20回繰返して配置されている。第1及び第2の層31、32にはn型導電型決定不純物としてのシリコン(Si)がドープされている。

[0025]

バッファ領域12bの多層構造の第1のバッファ領域21aを形成する時には、シリコン基板11をOMVPE装置に投入し、第1の実施形態と同様に表面の

酸化膜を除去する処理を施した後に、基板1100 配とし、反応室にTMA(トリメチルアルミニウム)を 50μ mol/min(20cc)とシラン(SiH_4)を20nmol/min(200cc)とアンモニアを0.14 mol/min(3 リットル)流して、厚さ5nmoAlNから成る第1 の層31をエピタキシャル成長させる。その後、TMAの供給を止め、シランとアンモニアの供給は継続し、これ等と共にTMGを 50μ mol/min(15cc)の割合で流して厚さ25nmoGaNから成る第2の層32をエピタキシャル成長させる。第1及び第2の層31、32の形成工程を20回繰返して多層構造の第1のバッファ領域21aを得る。

[0026]

図4のバッファ領域12bの第2のバッファ領域22'は、図3の第2の層22と同様に形成される。図4のバッファ層12bにおいても転位15が図3の場合と同様に生じるが、転位屈折領域13の働きによって平坦化領域14及び半導体素子領域23の転位密度が小さくなる。透過型電子顕微鏡によって図4の活性層24を横切る転位の密度を調べたところ、 $9\times10^9/\mathrm{cm}^2$ であった。比較のために、図4から転位屈折領域13を省いたものを作り、この活性層を横切る転位の密度を調べたところ、 $5\times10^{10}/\mathrm{cm}^2$ であった。この結果から明らかなように転位屈折領域13を設けると、単位面積当りの転位の数が約1/5になる。

また、図4のLEDの対の電極28、29間に20mAを流した時の発光出力を測定したところ9.5 mWであった。比較のために図4から転位屈折領域13を省いたLEDを作り、本発明に従うLEDと同様な方法で発光出力を測定したところ、3.2 mWであった。従って、本発明に従うLEDによれば、従来の約3倍の発光出力を得ることができる。

[0027]

図4の多層構造の第1のバッファ21aにおけるAlNから成る第1の層31の格子定数は基板11のシリコンとGaNとの間の値を有するので、AlNから成る第1の層31は、シリコン基板11の結晶方位をGaNよりも良好に引き継ぐことができる。しかし、もし比較的厚いAlNのみでバッファ層を形成すると

、バッファ層の抵抗が大きくなる。また、比較的薄いAINのみでバッファ層を 形成すると、十分なバッファ機能が得られない。これに対し、本実施形態では、 バッファ領域12bの第1のバッファ領域21aをAINから成る第1の層31 とGaNから成る第2の層32との多層構造とし、AINから成る第1の層31 が量子力学的なトンネル効果の生じる厚さに形成されているので、抵抗の小さい バッファ領域12bを良好に得ることができる。

[0028]

【第4の実施形態】

図5に示す第4の実施形態に従うHEMT構成のヘテロ接合電界効果トランジスタは、図2と実質的に同一構成の半導体基体10の上にヘテロ接合電界効果トランジスタのための半導体素子領域23aを形成したものである。半導体素子領域23aは、例えばn型不純物がドープされたAlGaNから成る電子供給層41と、不純物がドープされていないショットキ形成層42と、ソースコンタクト層43aと、ドレインコンタクト層43bとから成る。

[0029]

[0030]

電子供給層41の上には不純物を含まないショットキ形成層42がエピタキシャル成長法で形成され、このショットキ形成層42の上にはソースコンタクト層43aとドレインコンタクト層43bとがエピタキシャル成長法で形成されている。ソースコンタクト層43aにはソース電極44が接続され、ドレインコンタクト層43bにはドレイン電極45が接続され、ショットキ形成層42にはゲート電極46がショットキ接触している。上述の2次元電子ガス層は、ドレイン電

極45とソース電極44との間を流れる電流の通路(チャネル)として機能し、これがゲート電極46で制御される。

[0031]

図5のヘテロ接合電界効果トランジスタにおける半導体素子領域23aにも平 坦化領域14の転位18を引き継いだ転位47が生じるが、平坦化領域14の転 位18の密度が低いので、半導体素子領域23aの転位47の密度も低くなる。 半導体素子領域23aにおいて転位が少ないと、転位に捕獲された電子によるキャリアの散乱を低減することができ、移動度を向上させることができる。

[0032]

【第5の実施形態】

図6は第5の実施形態に従うヘテロ接合電界効果トランジスタを示す。このヘテロ接合電界効果トランジスタは、図5のヘテロ接合電界効果トランジスタを変形したものであるので、図6において図5と共通する部分には同一の符号を付してその説明を省略する。

[0033]

図6のヘテロ接合電界効果トランジスタは、変形された半導体基体10cと半導体素子領域23bとを有する。変形された半導体基体10cは図5の半導体基体10と実質的に同一の機能を有する部分であり、シリコン基板11とバッファ領域12cと転位屈折領域13aと平坦化領域14aとから成る。なお、半導体素子領域23bに含まれているGaN半導体領域50を平坦化領域の一部と呼ぶことも出来る。

[0034]

図6において図2~図5と同一構成のシリコン基板11の上に配置されたバッファ領域12cはA1Nから成る複数の第1の層51とGaNから成る複数の第2の層52とが交互に積層された多層構造のバッファである。図6では図示を簡略化するために第1及び第2の層51、52がそれぞれ4層のみ示されているが、実際にはそれぞれ10層設けられている。図6のバッファ領域12cの第1及び第2の層51、52は、図4のバッファ領域12bの多層構造の第1のバッファ領域21aのA1Nから成る第1の層31とGaNから成る第2の層32と同一の方

法で形成される。図6の第1及び第2の層 5 1、5 2と図4の第1及び第2の層 3 1、3 2との相違点は、層数のみである。図 4 では第1及び第2の層 3 1、3 2 が 2 0回繰返して形成されているのに対し、図 6 では、A 1 N から成る第 1 の層 5 1 と G a N から成る第 2 の層 5 2とが 1 0回繰り返して形成されている。

図6のバッファ領域12cには、図4の第2の層22に相当するものが含まれていない。

[0035]

[0036]

転位屈折領域13aを形成する時には、OMVPE装置によりバッファ領域12cの形成工程の後に、反応室に対するアンモニア(NH3)以外の成長原料の供給を止め、基板11の温度を800℃まで下げ、しかる後、アンモニアと共に、TMIとTMGとシランとを所望の割合で供給して例えばI $n_{0.01}$ Ga $_{0.99}$ Nを例えば厚さ13 $_{1.00}$ mがけエピタキシャル成長させて第1の層61を得る。次に、TMIの割合を大きくして例えば I $_{1.00}$ 2Ga $_{0.8}$ Nを例えば厚さ3 $_{1.00}$ mがけエピタキシャル成長させて第2の層62を得る。第5の実施形態では、第1及び第2の層61、62の形成工程が10回繰返される。

図6の転位屈折領域13aの第1及び第2の層61、62のいずれにもInが 含まれているので、第1の実施形態の転位屈折領域13と同様に多数の突出部1 6が転位屈折領域13aの表面に生じる。なお、図6では図示を簡単にするため に転位屈折領域13aの第1及び第2の層61、62の全てが基板11の主面1 1aに対して平行に示されているが、第1及び第2の層61、62の一部が断面 形状において波状に形成され、この波状部分によって突出部16が形成される。

[0037]

転位屈折領域13aの第1の層61は障壁層と呼ぶことができるものであり、 第2の層62は井戸層と呼ぶこともできるものである。また、転位屈折領域13 aは導電型決定不純物としてシリコンを含んでいるので、導電性を有する。

[0038]

図6の転位屈折領域13aの上に配置された平坦化領域14aは複数の第1の層71と複数の第2の層72との多層構造を有する。図6では、第1及び第2の層71、72がそれぞれ2つ示されているが、実際には第1及び第2の層71、72はそれぞれ10層であり、交互に配置されている。

[0039]

[0040]

図6の半導体素子領域23bはGaN半導体領域50と電子供給層41とショットキ形成層42とソースコンタクト層43aとドレインコンタクト層43bとから成り、GaN半導体領域50以外は図5と同一に構成されている。既に説明

したように、GaN半導体領域50を平坦化領域14aの1部と呼ぶことができる。この場合には、半導体素子領域23bからGaN半導体領域50が除外される。

[0041]

図6のInを含まない窒化物から成る平坦化領域14aの上に配置されているGaN半導体層50は、図2の平坦化領域14のGaN層と同一の方法で形成される。図6の実施形態のGaN半導体領域50は約300nmの厚さを有する。図6において2次元電子ガスによるチャネルは電子供給層41とGaN半導体層50とのヘテロ界面HJ及びこの近傍に生じる。

[0042]

図6においても転位屈折領域13aの働きによって平坦化領域14a及び半導体素子領域23bの転位密度がバッファ領域12cの転移密度よりも大幅に小さくなり、図5の第4の実施形態と同様な効果を得ることができる。即ち、図6の構成のヘテロ接合電界効果トランジスタのキャリアの移動度は約1200cm²/V・sであり、図6から転位屈折領域13aを省いた構造のヘテロ接合電界効果トランジスタの移動度は800cm²/V・sである。従って、この実施形態により移動度が約1.5倍上昇した。

また、図6の第5の実施形態のバッファ領域12cは図4の第3の実施形態のバッファ領域12bと同様な多層構造を有するので、図4の第3の実施形態と同様に良好なバッファ機能を提供できる。

また、図6においては、転位屈折領域13 a がInの比率が異なる複数の第1及び第2の層61、62の多層構造となっているので、突出部16の分布密度を高めることができ、図5の単一層の場合よりも半導体素子領域23 a における転移密度の低減効果が大きくなる。

また、平坦化領域 1 4 a がAlNから成る第1の層 7 1 とGaNから成る第2の層 7 2 との多層構造を有するので、平坦化作用が図5の単一層構造よりも大きくなる。

[0043]

【変形例】

本発明は上述の実施形態に限定されるものではなく、例えば、次の変形が可能

なものである。

- (1) 図3のLEDの半導体基体10aの代りに、図6の半導体基体10cを使用することができる。
- (2) 図5のヘテロ接合電界効果トランジスタの半導体基体10の代りに図4の半導体基体10bを使用することができる。
- (3) LED及びヘテロ接合トランジスタ等の半導体装置のための半導体基体として、図2、図3、図4及び図5の半導体基体10、10a、10bの転位屈折領域13を図6の転位屈折領域13aと同様な多層構造に形成することができる
- (4) 図2、図3、図4及び図5の半導体基体10、10a、10bにおいて、平坦化領域14を図6の平坦化領域14aと同様に多層構造に形成することができる。
- (5) 図4のバッファ領域12bの多層構造の第1のバッファ領域2la、図6の多層構造のバッファ領域12c、多層構造の転位屈折領域13a、多層構造の平坦化領域14aに更に別の層を介在させて3層又は3層以上の繰返し構成にすることができる。
- (6) 半導体基体10、10a、10b、10cのそれぞれの領域に導電型決定不純物をドープして半導体基体10、10a、10b、10cに導電性を与えることが望ましいが、導電性が要求されていない時には導電型決定不純物をドープしなくてもよい。
- (7) 図3及び図4には半導体素子としてLEDが形成され、図5及び図6には半導体素子としてHEMT構造のヘテロ接合電界効果トランジスタが形成されているが、これに限ることなく、周知のメタル・セミコンダクタ電界効果トランジスタ (MESFET) 等のヘテロ接合電界効果トランジスタ、又はヘテロ接合バイポーラトランジスタ、絶縁ゲート電界効果トランジスタ等の半導体素子を形成することができる。

【図面の簡単な説明】

図1

従来の半導体基板を示す断面図である。

【図2】

本発明の第1の実施形態に従う半導体基体を概略的に示す断面図である。

【図3】

本発明の第2の実施形態に従うLEDを概略的に示す断面図である。

図4

本発明の第3の実施形態に従うLEDを概略的に示す断面図である。

【図5】

本発明の第4の実施形態に従うヘテロ接合電界効果トランジスタを概略的に示す断面図である。

【図6】


本発明の第5の実施形態に従うヘテロ接合電界効果トランジスタを概略的に示す断面図である。

【符号の説明】


- 11 シリコン基板
- 12、12a, 12b, 12c バッファ領域
- 13,13a 転位屈折領域
- 14,14a 平坦化領域
- 23, 23a, 23b 半導体素子領域

【書類名】 図面

【図1】



【図2】



【図3】







図4】



【図5】



【図6】



【書類名】 要約書

【要約】

【課題】 LED、ヘテロ接合トランジスタ等の半導体装置のための転移密度の小さい化合物半導体基体を形成することが困難であった。

【解決手段】 化合物半導体基体10を、シリコン基板11を用意する工程と、前記基板11の表面上に前記基板と異なる材料をエピタキシャル成長させて転位を含むバッファ領域12を得る工程と、前記バッファ領域12の表面上に前記バッファ領域と異なる材料をエピタキシャル成長させ、前記バッファ領域の表面よりも平坦性の悪い表面を有し且つその表面に転位の延びる方向を屈折させることができる多数の突出部16を有している転位屈折領域13を得る工程と、前記転位屈折領域の表面上に前記転位屈折領域と異なる窒化物をエピタキシャル成長させ、前記転位屈折領域の表面よりも平坦性が良く且つ前記転位屈折領域よりも転位密度が小さい平坦化領域14を得る工程で製造する。

【選択図】 図2

【書類名】 手続補正書 平成16年 2月 2日 【提出日】 特許庁長官殿 【あて先】 【事件の表示】 【出願番号】 特願2003-143328 【補正をする者】 【識別番号】 000106276 サンケン電気株式会社 【氏名又は名称】 【代理人】 【識別番号】 100072154 東京都新宿区百人町2-5-8 科研ビル 【住所又は居所】 【弁理士】 【氏名又は名称】 高野 則次 【電話番号】 03-3362-0032 【手続補正1】 【補正対象書類名】 特許願 【補正対象項目名】 発明者 【補正方法】 変更 【補正の内容】 【発明者】 【住所又は居所】 埼玉県新座市北野三丁目6番3号 サンケン電気株式会社内 【氏名】 大塚 康二 【発明者】 埼玉県新座市北野三丁目6番3号 サンケン電気株式会社内 【住所又は居所】 【氏名】 佐藤 純治 【発明者】 埼玉県新座市北野三丁目6番3号 サンケン電気株式会社内 【住所又は居所】 【氏名】 杢 哲次 【発明者】 埼玉県新座市北野三丁目6番3号 サンケン電気株式会社内 【住所又は居所】 【氏名】 佐藤 雅裕 【提出物件の目録】 【物件名】 宣誓書 1

【物件名】

理由書 1

【物件名】

官誓書

宣誓書

下記の特許出願に係る発明の真の発明者は「大塚 康二」、「佐藤 純治」、「本 哲次」、及び「佐藤 雅裕」であり、「田嶋 未来雄」は下記の特許出願の真の発明者ではないことを宣誓します。

平成16年1月30日

住所又は居所 埼玉県新座市北野三丁目6番3号

サンケン電気株式会社内

氏 名 大塚 康二

住所又は居所 埼玉県新座市北野三丁目6番3号

サンケン電気株式会社内

氏 名 佐藤 純治

住所又は居所 埼玉県新座市北野三丁目6番3号

サンケン電気株式会社内

氏名 杢 哲次

住所又は居所 埼玉県新座市北野三丁目6番3号

サンケン電気株式会社内

氏名 佐藤 雅裕

住所又は居所 埼玉県新座市北野三丁目6番3号

サンケン電気株式会社内

氏 名 田嶋 未来雄

記

1. 特許出願番号 特願2003-143328

2. 発明の名称 半導体基体及びこの製造方法

【物件名】

理由書

【書類名】

理由書

【添付書類】

【提出日】

平成16年 2月 2日

【あて先】

特許庁長官殿

【事件の表示】

【出願番号】

特願2003-143328

【提出をする者】

【識別番号】

000106276

【氏名又は名称】

サンケン電気株式会社

【代理人】

【識別番号】

100072154

【住所又は居所】

東京都新宿区百人町 2-5-8 科研ビル

【弁理士】

【氏名又は名称】

高野 則次

【電話番号】

03-3362 - 0032

【理由】

出願人から代理人への連絡の誤りにより、出願時の願書の発明者の欄に真の発明者でない「田嶋 未来雄」が記載されました。

別紙宣誓書に示すように「田嶋 未来雄」は本願発明の真の発明者でないので願書の発明者の欄から「田嶋 未来雄」を削除して戴いたくお願い申し上げます。

ページ: 1/E

認定・付加情報

特許出願の番号 特願2003-143328

受付番号 20400210004

書類名 手続補正書

担当官 関 浩次 7475

作成日 平成16年 3月23日

<認定情報・付加情報>

【提出された物件の記事】

【提出物件名】 宣誓書 1

【提出物件名】 理由書 1

特願2003-143328

出願人履歴情報

識別番号

[000106276]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

埼玉県新座市北野3丁目6番3号

氏 名 サンケン電気株式会社